

Xilinx først med 65 nm FPGA-teknologi

Californiske Xilinx har udvidet sin populære Virtex familie med FPGA-kredse i 65 nm CMOS-teknologi, og er dermed endnu en gang først på markedet med programmerbar logik i nyeste halvlederproces



- Med vor nye 65 nm teknologi får vi mulighed for at tage en endnu større bid af det 22 milliarder dollar store ASIC/ASSP-marked, forudså Sandeep Vij, der her demonstrerer en wafer fra UMC med de nye 65 nm FPGA'er

Af Jørgen Sarlvit-Larsen, (Monterey, Californien)

Halvledergeometrien i de integrerede kredse bliver stadig finere, og flere af de førende halvlederproducenter er nu i stand til at levere IC'er i 65 nanometer CMOS-teknologi, som i dag er state-of-the-art inden for halvlederprocesserne. Ved at gøre geometrien i IC'erne mindre og mindre har halvlederindustrien lige siden fremkomsten af de første integrerede kredse for over fyrrer år siden været i stand til, stort set hvert andet år, at fordoble antallet af transistorer på en chip. IC'erne har således fulgt den udvikling (også kaldet Moore's

lov), som Gordon Moore forudsagde hos Fairchild Semiconductor i midten af 1960'erne, nemlig at det var muligt for hver ny halvledergeneration at fordoble antallet af transistorer i IC'erne ved at nedskalere halvledergeometrien. Med denne skalering har man således fra midten af 1960'erne til i dag kunnet øge densiteten af transistorer fra to transistorer/mm² til tre millioner transistorer/mm². Den høje integration giver en række fordele, såsom flere funktioner på en chip, bedre performance, større pålidelighed, miniaturisering og lavere kostpris. Det giver mulighed for at bygge kompakt elektronikudstyr med avancerede funktioner til relativ lav pris.

Det er ikke kun ASIC-kredse og custom IC'er, der er på forkant med den nye generation af halvlederprocesser. Også FPGA (field

programmable gate array) kredsene følger godt med, idet californiske Xilinx (www.xilinx.com) nyligt har demonstreret de første FPGA-chips i sin nye 65 nm generation af Virtex familien. Xilinx er dermed endnu en gang først på markedet med FPGA'er i den nyeste halvledergeometri, ligesom man var det med 90 nm teknologien i Virtex-4 serien for to år siden. Enhederne i Virtex familien er i dag de mest udbredte FPGA'er på markedet, og har siden lanceringen i slutningen af 1990'erne opnået et akkumuleret salg på over 4 milliarder dollar. Virtex FPGA'erne er blevet en populær platform for en bred vifte af højtstående applikationer, såsom trådløse basestationer, netværks- og telekom-infrastrukturen, video- og audioudstyr, industriel kontrol etc. Specielt har Xilinx haft succes med 90 nm Virtex-4 serien, og

har til dato leveret mere end 10 millioner enheder af denne type.


Virtex-4 i 90 nm teknologi var den første FPGA, hvor der blev anvendt tre typer af gateoxider, så det blev muligt selektivt at optimere enheden for performance, power og spænding, og denne form for innovati-

nologi er skaleret til 65 nm generationen, hvor effektforbruget endnu en gang er halveret (i forhold til 90 nm), og samtidig er kerne-spændingen reduceret fra 1,2 V (90 nm) til 1 V (65 nm). Højere performance opnås gennem at øge silicium atomernes mobilitet ved at påtrykke et stress på siliciummaterialets overflade. Dermed kan man ændre den såkaldte lattice konstant (separationen mellem silicium atomerne) og modulere mobiliteten uden at øge lækstrømmen. I NMOS gøres dette ved at placere et lag af nitrid omkring transistoren, så der dannes et trækagtigt stress i kanalen. Atomernes øgede mobilitet giver højere performance, og den lavere spænding giver et reduceret AC effektforbrug.

For at kunne udnytte den fulde spænding i transistorerne og undgå IR spændingsfald, skal alle terminaler (source, drain og gate elektroder) i transistorerne have lav modstand. Derfor har det været nødvendigt at erstatte ældre silikat materialer (for eksempel kobolt anvendt i 90 nm) med nikkel i 65 nm CMOS-teknologien, hvor den fysiske gate-længde kun er 40 nm. Ifølge

form i slutningen af 1990'erne med lanceringen af Virtex-II familien, som har en struktur, der gør det muligt at inkorporere hårde IP (intellectual property) kerner. Den næste generation, Virtex-II Pro, udnyttede denne teknologi ved at integrere IBM PowerPC kernen og multi-gigabit transceivere, og det blev noget af et vendepunkt for anvendelsen af FPGA'er i applikationer, som kræver serielle high-speed forbindelser, DSP-funktionalitet og embeddede processorer. Med Virtex-4 familien blev dette koncept yderligere udbygget med tre såkaldte domæneoptimerede platforme, hvor designerne kan vælge det optimale mix af ressourcer for at opnå den højeste funktionalitet og performance til laveste kostpris. Det drejer sig om LX platformen optimeret for logik, SX-platformen optimeret for DSP-funktionalitet og FX-platformen optimeret for serielle I/O-forbindelser og CPU-kraft.

Dette koncept bliver videreført i den næste generation af Virtex platforme baseret på 65 nm teknologien, som er softwarekompatibel med de eksisterende Virtex generationer, og hvor IP



Her demonstreres to 300 mm wafer fra hhv. Toshiba og UMC samt et demobord med den nye generation af 65 nm Virtex FPGA'er

on vil vi fortsætte i den nye 65 nm generation, fortalte firmaets vice president for global marketing, Sandeep Vij, på en topkonference for den globale elektronikfagpresse i Monterey, Californien, USA ultimo februar.

Effektforbruget halveres

Med introduktionen af triple oxid teknologien i 90 nm generationen var Xilinx i stand til at halvere det statiske effektforbrug i forhold til den foregående generation af FPGA'er. Denne tek-


Xilinx har anvendelsen af nikkel silikat og low-k dielektrikum givet betydelige forbedringer i 65 nm processen, specielt med hensyn til performance og effektforbrug.

De nye 65 nm Xilinx FPGA'er bliver produceret på 300 mm wafer hos japaniske Toshiba og taiwanske UMC, som tilsammen har en kapacitet på over 15.000 wafer pr. måned.

Optimerede platforme Xilinx introducerede markedets første FPGA-plat-

kerner kan genbruges i alle serier.

Den øgede performance og lavere kostpris, som kan opnås gennem avancerede procesteknologier, har medført, at FPGA-kredsene trænger ind på nye områder, såsom DSP, serielle high-speed og embeddede applikationer. Denne trend vil yderligere blive accelereret med vor nye 65 nm teknologi og give os mulighed for at tage en endnu større bid af det 22 milliarder dollar store ASIC/ASSP marked, forudså Sandeep Vij.



Xilinx' produktchef, Tim Hemken, demonstrerer her et eksempel på en optimeret Virtex FX platform med 10 Gbit/s serdes transceivere